ИСТИНА

Lu A.

10 патентов

IstinaResearcherID (IRID): 1988544

Деятельность

• Патенты

  • • 2005 Method to find boolean function symmetries
    • Авторы: Gasanov E.E., Zolotykh A.A., Lu A.
    • #US 6,868,536, 15 марта
  • • 2004 Process of restructuring logics in ICs for setup and hold time optimization
    • Авторы: Lu A., Pavisic I., Zolotykh A.A., Gasanov E.E.
    • #US 6,810,515, 26 октября
  • • 2004 Floor plan tester for integrated circuit design
    • Авторы: Gasanov E.E., Zolotykh A.A., Pavisic I., Lu A.
    • #US 6,701,493, 2 марта
  • • 2004 Optimization of comparator architecture
    • Авторы: Gashkov S.B., Andreev A.E., Lu A.
    • #US 6,691,283, 10 февраля
  • • 2003 Assignment of cell coordinates
    • Авторы: Gasanov E.E., Zolotykh A.A., Pavisic I., Lu A.
    • #US 6,637,016, 21 октября
  • • 2003 Cell placement in integrated circuit chips to remove cell overlap, row overflow and optimal placement of dual height cells
    • Авторы: Gasanov E.E., Zolotykh A.A., Lu A., Pavisic I.
    • #US 6,629,304, 30 сентября
  • • 2003 Timing recomputation
    • Авторы: Zolotykh A.A., Gasanov E.E., Pavisic I., Lu A.
    • #US 6,553,551, 22 апреля
  • • 2003 Changing clock delays in an integrated circuit for skew optimization
    • Авторы: Lu A., Pavisic I., Zolotykh A.A., Gasanov E.E.
    • #US 6,550,045, 15 апреля
  • • 2003 Method in integrating clock tree synthesis and timing optimization for an integrated circuit design
    • Авторы: Pavisic I., Lu A., Zolotykh A.A., Gasanov E.E.
    • #US 6,550,044, 15 апреля
  • • 2002 Parallelization of resynthesis
    • Авторы: Zolotykh A.A., Gasanov E.E., Pavisic I., Lu A.
    • #US 6,470,487, 22 октября