|
ИСТИНА |
Войти в систему Регистрация |
Интеллектуальная Система Тематического Исследования НАукометрических данных |
||
Деятельность
-
Патенты
-
- 2013 Hash processing using a processor
- Авторы: Alekseev D.V., Galatenko A.V., Lyalin I.V., Markovic A., Parfenov D.V.
- #8447988, 21 мая
-
- 2009 Ramptime propagation on designs with cycles
- Авторы: Zolotykh A.A., Gasanov E.E., Galatenko A.V., Lyalin I.V.
- #US 7,568,175, 28 июня
-
- 2009 Method of selecting cells in logic restructuring
- Авторы: Lyalin I.V., Zolotykh A.A., Gasanov E.E., Galatenko A.V.
- #US 7,496,870, 24 февраля
-
- 2008 Method and apparatus for controlling congestion during integrated circuit design resynthesis
- Авторы: Galatenko A.V., Gasanov E.E., Lyalin I.V.
- #US 7,401,313, 15 июля
-
- 2007 Multiple buffer insertion in global routing
- Авторы: Galatenko A.V., Gasanov E.E., Zolotykh A.A., Lyalin I.V.
- #US 7,257,791, 14 августа
-
- 2007 Ramptime propagation on designs with cycles
- Авторы: Zolotykh A.A., Gasanov E.E., Galatenko A.V., Lyalin I.V.
- #US 7,246,336, 17 июля
-
- 2006 Method of selecting cells in logic restructuring
- Авторы: Lyalin I.V., Zolotykh A.A., Gasanov E.E., Galatenko A.V.
- #US 7,146,591, 5 декабря
-
- 2006 Process and apparatus to assign coordinates to nodes of logical trees without increase of wire lengths.
- Авторы: Gasanov E.E., Lyalin I.V., Galatenko A.V., Zolotykh A.A.
- #US 7,111,267, 19 сентября
-