Выберите категорию обращения:
Общие вопросы
Отчеты
Рейтинги
Мониторинговый отчёт
Диссертационные советы
Конкурсы
Ввод данных
Структура организаций
Аспирантура
Научное оборудование
Импорт педагогической нагрузки
Журналы и импакт-факторы
Тема обращения:
Описание проблемы:
Введите почтовый адрес:
ИСТИНА
Войти в систему
Регистрация
Интеллектуальная Система Тематического Исследования НАукометрических данных
Главная
Поиск
Статистика
О проекте
Помощь
В связи с техническими работами в центре обработки данных, возможность загрузки и скачивания файлов временно недоступна.
скрыть
Scepanovic R.
Соавторы:
Алешин С.В.
2 книги
,
35 патентов
IstinaResearcherID (IRID): 1990142
Деятельность
Книги
1991
Brze procedure rasposnovania oblike
Aleshin S.
,
Scepanovic R.
место издания
Titograd
, 118 с.
1991
Brze procedure rasposnovania oblike
Aleshin S.
,
Scepanovic R.
место издания
Titograd
, 118 с.
Патенты
2013
Method and computer program for generating grounded shielding wires for signal wiring
Авторы:
Nikitin Andrey
,
Scepanovic Ranko
,
Kucherenko Igor
,
Lau William
,
Seto Hui-Yin
,
Zolotykh Andrej
,
Pavisic Ivan
,
Bhutani Sandeep
,
Aiguo Lu
,
Lyalin Ilya
#US 8,516,425, 14 августа
2012
Method and apparatus for balancing signal delay skew
Авторы:
Nikitin Andrey
,
Scepanovic Ranko
,
Kucherenko Igor
,
Lau William
,
Kong Cheng-Gang
,
Seto Hui-Yin
,
Zolotykh Andrej
,
Pavisic Ivan
,
Bhutani Sandeep
,
Aiguo Lu
,
Lyalin Ilya
#US 8,239,813, 7 августа
2005
Multidirectional router
Авторы:
Andreev A.E.
,
Gasanov E.E.
,
Scepanovic R.
#US 6,845,495, 18 января
2002
Hexagonal architecture
Авторы:
Kudryavtsev V.B.
,
Scepanovic R.
,
Andreev A.E.
,
Aleshin S.V.
,
Podkolzin A.S.
#US 6,407,434, 18 июня
2001
Method and apparatus for parallel simultaneous global and detal routing
Авторы:
Andreev A.E.
,
Gasanov E.E.
,
Scepanovic R.
,
Raspopovic P.
#US 6,324,674, 27 ноября
2001
Programmable triangular shaped device having variable gain
Авторы:
Kudryavtsev V.B.
,
Scepanovic R.
,
Andreev A.E.
,
Aleshin S.V.
,
Podkolzin A.S.
#US 6,312,980, 6 ноября
2001
Net routing using basis element decomposition
Авторы:
Gasanov E.E.
,
Scepanovic R.
,
Raspopovic P.
,
Andreev A.E.
#US 6,253,363, 26 июня
2001
Mask having an arbitrary complex transmission function
Авторы:
Aleshin S.V.
,
Belokopitov G.V.
,
Scepanovic R.
#US 6197456 B1, 6 марта
2001
Method and apparatus for hierarchical global routing descend
Авторы:
Scepanovic R.
,
Andreev A.E.
,
Gasanov E.E.
,
Raspopovic P.
#US 6,175,950, 16 января
2000
Physical design automation system and process for designing integrated circuit chips using multiway partitioning with constraints.
Авторы:
Kudryavtsev V.B.
,
Scepanovic R.
,
Andreev A.E.
,
Aleshin S.V.
,
Podkolzin A.S.
#US 6,134,702, 17 октября
2000
Resynthesis method for significant delay reduction
Авторы:
Petranovic D.
,
Scepanovic R.
,
Aleshin S.V.
,
Grinchuk M.I.
,
Gashkov S.B.
#US 6,109,201, 29 августа
2000
Triangular semiconductor or gate.
Авторы:
Kudryavtsev V.B.
,
Scepanovic R.
,
Andreev A.E.
,
Aleshin S.V.
,
Podkolzin A.S.
#US 6,097,073, 1 августа
1999
Architecture having diamond shaped or parallelogram shaped cells.
Авторы:
Kudryavtsev V.B.
,
Scepanovic R.
,
Andreev A.E.
,
Aleshin S.V.
,
Podkolzin A.S.
#US 5,973,376, 26 октября
1999
Physical design automation system and process for designing integrated circuit chips using highly parallel sieve optimization with multiple "jiggles".
Авторы:
Kudryavtsev V.B.
,
Scepanovic R.
,
Andreev A.E.
,
Aleshin S.V.
,
Podkolzin A.S.
#US 5,909,376, 1 июня
1999
Tri-directional interconnect architecture for SRAM.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Scepanovic R.
,
Aleshin S.V.
,
Podkolzin A.S.
#US 5,889,329, 30 марта
1999
Hexagonal sense cell architecture.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Scepanovic R.
,
Aleshin S.V.
,
Podkolzin A.S.
#US 5,872,380, 16 февраля
1999
Triangular semiconductor NAND gate.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,864,165, 26 января
1998
Physical design automation system and method using monotonically improving linear clusterization.
Авторы:
Kudryavtsev V.B.
,
Aleshin S.V.
,
Andreev A.E.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,838,585, 17 ноября
1998
Computer implemented method for leveling interconnect wiring density in a cell placement for an integrated circuit chip.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,835,378, 10 ноября
1998
Triangular semiconductor "AND" gate device.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,834,821, 10 ноября
1998
CAD for hexagonal architecture.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,822,214, 13 октября
1998
Transistors having dynamically adjustable characteristics.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,811,863, 22 сентября
1998
Polydirectional non-orthoginal three layer interconnect architecture.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,808,330, 15 сентября
1998
Hexagonal SRAM architecture.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,801,422, 1 сентября
1998
Hexagonal architecture with triangular shaped cells.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,789,770, 4 августа
1998
Physical design automation system and process for designing integrated circuit chips using generalized assignment.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,784,287, 21 июля
1998
Hexagonal field programmable gate array architecture.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,777,360, 7 июля
1998
Hexagonal DRAM array.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,742,086, 21 апреля
1998
Physical design automation system and process for designing integrated circuit chips using fuzzy cell clusterization.
Авторы:
Kudryvavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,712,793, 27 января
1997
Physical design automation system and process for designing integrated circuit chips using multiway partitioning with constraints.
Авторы:
Kudryvavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,699,265, 16 декабря
1997
Physical design automation system and method using hierarchical clusterization and placement improvement based on complete re-placement of cell clusters.
Авторы:
Scepanovic R.
,
Kudryvavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Podkolzin A.S.
#US 5,661,663, 26 августа
1997
Microelectronic integrated circuit including triangular semiconductor "or" g.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,654,563, 5 августа
1997
Microelectronic integrated circuit including triangular CMOS "nand" gate device.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,650,653, 22 июля
1997
Microelectronic integrated circuit including triangular semiconductor "and" gate device.
Авторы:
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Scepanovic R.
,
Podkolzin A.S.
#US 5,631,581, 20 мая
1996
Microelectronic integrated circuit structure and method using three directional interconnect routing based on hexagonal geometry
Авторы:
Scepanovic R.
,
Koford J.S.
,
Kudryavtsev V.B.
,
Andreev A.E.
,
Aleshin S.V.
,
Podkolzin A.S.
#5,578,840, 26 ноября