Аннотация:Представлен метод оптимизации быстродействия комбинационных схем, проектируемых на ПЛИС с помощью механизма конвейеризации. В методе используется построение временного графа с помощью статического временного анализа и поиск критического пути с помощью алгоритма Киркпатрика. Метод основывается на итерационной вставке дополнительных регистров с целью уменьшения длины критических путей на временном графе и достижения заданной рабочей частоты. Метод ориентирован на практическое использование и может быть включен в общий маршрут проектирования цифровых схем на FPGA. Описан алгоритм использования метода и приведен практический пример.