|
ИСТИНА |
Войти в систему Регистрация |
Интеллектуальная Система Тематического Исследования НАукометрических данных |
||
Physical design automation system and process for designing integrated circuit chips using highly parallel sieve optimization with multiple "jiggles".патент
- Авторы: Kudryavtsev V.B., Scepanovic R., Andreev A.E., Aleshin S.V., Podkolzin A.S.
- Номер: US 5,909,376
- Дата публикации патента: 1 июня 1999 г.
-
Реферат (описание изобретения):
Соавторы - Koford J.S., Roseboom E.M.
- Добавил в систему: Кудрявцев Валерий Борисович