Аннотация:В данной работе изучается этап разбора заголовка в сетевом процессорном устройстве. Рассматриваются схемы анализаторов заголовка, которые предлагаются исследователями. Изучаются способы увеличения скорости работы анализатора заголовка на базе рассмотренных схем. Также разбирается имитационная модель сетевого процессорного устройства на базе отечественных систем на кристалле и реализуются модульная и конвейерная схемы анализатора заголовков в рамках данной модели. Проводится экспериментальное исследование полученных схем для исследования скорости их работы. По результатам этого исследования показано, что конвейерная схема позволяет увеличить скорость работы анализатора, а модульная схема работает наравне с базовым анализатором.